# Verification Methodology 1anual



赤星博耀

第3回

ランダム生成の機能を使いこなそう

検証ライブラリとその利用ガイドラインである "Verification Methodology Manual for SystemVerilog (VMM)"の 活用法を解説する連載の第3回である。今回は、vmm atomic\_genを中心としたランダム生成について解説する. VMM のランダム生成と System Verilog の機能を使い、さま ざまなテスト・パターンを効率的に作成する. (編集部)

新しい技術を導入しようとすると, いろいろな問題(壁) が発生し,その壁を乗り越える必要があります.現在の状 態と理想とする状態の差が大きければ大きいほど、その壁 は高くなります.

#### ● VMM 導入の三つの壁

これまでの経験から, VMM の壁は図1に示すように三 つの要因が組み合わさってできていると感じています.

- 1)新しい言語であるSystemVerilogに対するギャップ
- 2)新しい検証ライブラリである VMM 標準ライブラリに 対するギャップ
- 3)新しい考え方である Verification Methodology に対す

System Verilog では、検証に関する機能が大幅に向上し ています.また,オブジェクト指向プログラミングが可能 になりました. これまでの Verilog HDL や VHDL といっ たハードウェア記述言語は,オブジェクト指向言語ではあ りません.このため,ハードウェア設計者はこれまで使っ たことがない継承やオーバロード、オーバライドといった 機能を使う必要が出てきます、C++やJavaなどに慣れた

技術者であれば既に使い慣れた機能です.しかし,ハード ウェア系の技術者の場合にはこれまで, C++ や Java を用 いてオブジェクト指向でプログラミングする機会が少なく、 導入に対する大きなギャップになっています.

次に越えるべきギャップは新しいライブラリです,初め てのものは誰でも戸惑うものです、この点については場数 を踏むことで慣れる必要があります.

そして,一番問題になるものは,新しい考え方です。 VMM はオブジェクト指向の技術を使い、検証に必要なラ イブラリを構築し,最小のコーディング量で最大の検証パ ターンを生成することを目標にしています.この目標を満 たすため, VMM にはいろいろなルールが記述されていま す.ただし,ルールの数が多いため,すべて覚えておくこ とは難しいと思います、ルールを覚えるよりは、その背景 を理解することが重要になります.

この三つの壁はそれなりに高いものだと思いますが,逆 に乗り越えてしまえば,検証効率を大幅に改善することが




図1 VMM を導入する際の三つの壁

既存のHDL ベースのテストベンチ環境から VMM に移行するには三つ の壁があるので,一つずつ壁を乗り越えていく必要がある.

KeyWord

SystemVerirog, VMM, ランダム生成, vmm\_atomic\_gen, vmm\_channnel, vmm\_xactor, vmm\_env, vmm\_data, rand, rand\_mode, テスト・パターン, constraint\_mode

できます. ぜひ, この機会にVMMをマスタしてしまいま しょう.

#### ● 少ない記述量でランダム値を生成できる

前回(本誌 2006年10月号, pp.139-147を参照)は, 図2 のような2次元データの領域判定を行う回路の検証を行い ました. VMM のライブラリを使用し, 図3のようにラン ダム生成(vmm atomic gen), チャネル(vmm channel), トランザクタ(vmm xactor), 制御 (vmm env)を行うテストベンチ環境を作成しました.今 回は, vmm atomic genを中心としたランダム生成につ いて解説します.

ここで前回の復習をしましょう.まず,データ用のクラ スを定義するときには, vmm dataを継承して作成します. あらかじめマクロが用意されており、このデータ型を用い てマクロを呼び出すことでランダム生成を行うクラスを作 成できます.少ない記述量でランダム値を生成できること が VMM のランダム牛成の特徴といえます.




図2 ターゲットの判定回路の動き

256 x 256の中に(50,70)~(100,120)の長方形があり,その 領域内であれば'1', 領域外であれば'0'と判定する.




図3 前回の構成と今回の注目点

前回はランダム生成、チャネル、トランザクタ、制御について概要を説明し たが,今回はランダム生成について詳細を説明する.

class xy dat extends vmm data; //省略 endclass // データ型定義

'vmm atomic gen(xy data)

// xy data のランダム生成クラス定義

今回は,VMMのランダム生成とSystemVerilogの機能 を使って、さまざまなテスト・パターンを効率的に作成す る方法について紹介します.

### 一部の変数のランダム生成を停止する

図2のような2次元データ(mX,mY)で考えてみます.二 つの変数を同時にランダム生成せずに, mX の値は固定にし て, mY のみをランダム生成することで,特定の状態につい てチェックしたい場合があります(ある特定の縦方向のチ ェックを行うケース). このとき,新しいクラスを作って, mY のみランダム変数とすることができます. しかし, 個別 にクラスを作っていくと,表1に示すように組み合わせの 数だけクラスができることになります.今回は変数が2個 なので四つの組み合わせで済みますが,8変数なら256,16 変数なら65536もの組み合わせを使う可能性があります. これでは,最小の記述量で最大のテスト・パターンを発生 させるという VMM の目標からは、遠ざかっているといえ ます.

#### ● rand によるランダム生成の ON/OFF

System Verilog では, rand というアトリビュートを付 けた変数に対して, rand mode というメソッドを使用し て, ランダム生成をON したり, OFF したりできます.こ の機能を利用し,状況に応じてランダム生成を制御でき ます.

2次元のデータ( mX , mY )の mX に対してランダム生成を

#### 表1 アトリピュートの組み合わせ

変数が増加すると, rand あり・なしの組み合わせは, 指数的に増加してし まう. そのため, VMMでは rand を付けることを推奨している.

	mX	mY
Case 1	randなし	randなし
Case 2	randなし	rand あり
Case 3	rand あり	randなし
Case 4	rand あり	rand あり

#### リスト1 ランダム生成をON/OFF する

SystemVerilog で特定の変数のランダム生成を OFF するには,変数に対し て,rand\_mode(0)とする.ランダム生成をONにするには,変数に対し て, rand mode(1)とする.

```
class xy_dat extends vmm_data;
   rand logic[7:0] mX,mY;
endclass
xy dat p=new;
Initial begin
p.mX.rand mode(0); // mXのランダム生成OFF
p.randomize();
p.mX.rand_mode(1); // mXのランダム生成ON
p.randomize();
end
```

ON/OFF する記述をリスト1に示します.mx に対して rand mode(0)とすることでランダム生成をOFFに, rand mode (1) とすることでランダム生成をON にできま す.この場合はmXの変数に対してのみON/OFFを行いま したが、mY に対しても個別にランダム生成の ON/OFF を 行えます.

#### ● vmm\_atomic\_gen によるランダム生成の ON/OFF

System Verilog だけの世界から VMM を使っている場合 に話を進めていきます. VMM はSystem Verilog で実装さ れているので, VMM のランダム生成を行う場合でも System Verilog の機能を使って,ランダム生成を変数ごと にOFF したり, またOFF したものをON することができ ます.

vmm atomic genを使ってランダム生成している場合, ランダム生成のON/OFF はどうしたらよいのでしょうか. マクロで定義されるため、どのようにしてランダム生成を ON/OFF してよいか分からないと思われるかもしれませ h .

こうした場合にはVMMのテキスド1を参照する必要が あります. VMMの Appendix A-10に vmm atomic gen に関する説明があります.データ・クラスのための変 数として randomized obj が使用されていることが分か ります.'vmm atomic gen(xy dat)によって作成され たxy dat atomic genのクラスに対して, xy datの変 数 mX の値を 10 に設定し、その mX のランダム生成を OFF するための記述は,リスト2のようになります.

#### リスト2 vmm\_atomic\_gen でのランダム生成のON/OFF

特定の変数のランダム生成をOFF するには, randomized objの変数に対 して rand\_mode (0) を実行する.

```
class xy_dat_atomic_gen extends...;
    xy dat
               randomized obj;
endolass
                                  マクロで定義された
xy dat atomic gen xy gen;
                                 xy_dat_atomic_genO
virtual task reset dut():
                                 イメージ
   super.reset_dut();
   // mx の設定
   xy_gen.randomized_obj.mX =10;
   xy gen.randomized obj.mX.rand mode(0);
```

また,この記述は,vmm envの実行シーケンスの中で reset dut()に記述しているところがポイントです. reset dut はvmm env で規定されている実行シーケンス の一つで、リセット時に行う処理を記述するフェーズにな ります.前回のテストベンチに対して, reset dut に今 回のランダム生成をOFF する記述を追加するだけで,こ れまで2次元に散らばっていたテスト・パターンを ,(X座 標が固定の )1 次元に散らばるテスト・パターンに変更でき ます.

#### ● ランダム生成の設定の変更は実行シーケンスでできる

VMM のポイントの一つは, vmm env の実行シーケンス で設定を変更することで、これまでとは違ったテスト・パ ターンを生成できることにあります.これを実際の検証現 場で考えてみましょう、例えば、最初に広範囲のランダム 生成を用いたテストベンチを作成したとします.その後, コーナ・ケースに注目したテストを行うため、ランダム生 成をOFFにしてより狭い範囲のパターンを生成する場合 など, その変更は vmm env が用意した reset dut とい うタスクに記述を追加するだけで可能になります.

ここでは,テスト・パターンを変更するときに,いちい ち最下層のクラスxy dat を変更するのではなく,検証レ イヤの最上位である vmm env のクラスだけを変更すれば よいことがポイントです.変更個所が大変少なく,多くの テスト・パターンを流すときには有利になります.

VMM のルール4-59 に以下のような記述があります.

**ルール**4-59: プロトコル・プロパティやフィールドに対応 するクラス・プロパティは, すべて rand アトリビュート を持つものとする、

rand アトリビュートを付けておけば, rand mode を用 いていつでもランダム生成を OFF できるため, ON/OFF どちらにも対応できるようになります.これにより,テス トベンチの再利用が容易になるためです.

例えば,最初はmX = 100でmYを網羅的にテストするテ スト・パターンを生成するだけでよい場合でも、その後、 mY が固定値でmX の値もランダム生成を行ったりする状況 が発生したり、mX、mYを同時ランダム生成したい状況が 発生する場合が考えられます.

ルール4-59を守っておけば, すべてのケースに容易に対 応できます. VMM にはこのような知識がちりばめられて おり,検証エンジニアには非常に有用な書籍といえます.

#### 制約を使ったランダム生成

System Verilog では, ランダム生成をOFF するだけでな く,ランダム変数のとる値に制約を与えることができます. 一般に入力として与えられるパターンは、偏りがあった り,入力として発生することがないパターンがあります. そのため、シミュレーション時になんらかの制約を与える ことができないと,本来発生しないパターンをシミュレー ションすることになります、意味のないシミュレーション を行えば,無駄に計算機パワーを使うことになります.

#### ● constraint で制約を与える

制約を与えるには、データを扱うためにvmm dataを継 承して作成したクラスで, constraint を用いてランダム 生成時に守るべきルールを記述します. リスト3 に mX と

#### リスト3 制約を与えた例

mX とmY の値は同じという制約(test\_constraintA)を記述した.この制 約はランダム生成時に使用される。

```
class xy dat extends vmm data;
rand logic[7:0] mX.mY:
static vmm log log=new("XY dat", "class");
function new():
  super.new(log);
 endfunction
constraint test_constraintA { mX == mY;}
  . . .
endclass
```

mY の値が同じという制約を記述した例を示します.

こうした制約を与えることで、単純なランダム生成では あまり発生しない状況を重点的に与えることができるよう になります.

#### ● 複数の制約を使ったランダム生成

さらに, System Verilog では複数の制約を定義すること ができます.

複雑な制約を一つの制約で記述することは難しいケース が少なくありません. そのような場合でも分割して複数の 制約にすることで簡単に制約を記述することがあります. リスト4に二つの制約を与えた例を示します.

#### ● 制約をON/OFF してランダム生成

複数の制約を記述できるということは, リスト4のよう に二つの制約に矛盾がないものだけでなく,リスト5の xy dat にあるような相反する制約を与えることもできる ことになります.ランダム生成を実行するときに相反する 制約があると、ランダム生成に失敗して、シミュレーショ ンを進めることができなくなります.

それでは、リスト5のように相反する制約を書かないの かというと,決してそういうことではありません.System Verilog では,制約をON したりOFF したりする機能があ るので,この機能を使うことで相反する制約を有効に使う ことができます.そのときに使用するのが, constraint mode()というメソッドになります.

リスト5の例では,VMMの実行シーケンスのreset dut 時に,制約CAをconstraint mode(0)を使うこと でOFF しています.これを実行すると,制約CBだけを利 用してランダム生成をすることができます.

また,このconstraint mode はシミュレーションの

#### リスト4 複数の制約を与えた例

test\_constraintAとtest\_constraintBのように複数の制約を与え ることができる.複雑な制約は、いくつかの制約を分けて記述する方が楽に 書ける.

```
class xy dat extends vmm data;
 rand logic[7:0] mX.mY:
 static vmm_log log=new("XY_dat", "class");
 function new( );
   super.new(log):
 endfunction
 constraint test_constraintA { mX == mY;}
 constraint test_constraintB { mX < 20;}</pre>
endclass
```

途中でも実行できるので,異なった制約を切り替えながら シミュレーションを実行できます.

制約により、さまざまな状況のテスト・パターンを発生 できるため、いろいろな状況を発生させる制約をあらかじ め全部,リストアップできれば,ランダム生成を使って効 果的に検証を進めることができます.

もちろん,これは理想的な状況の話で,実際には後から いろいろな要求が出てくることは日ごろの仕事でも皆さん 経験されていることでしょう. そうした場合でも,新しい 制約を簡単に追加できることが VMM(というか System Verilog )の特徴になります.

ここでは,継承を使って新しい制約を記述する方法と制 約だけを別に記述する方法を紹介します.

#### ● データ・クラスの継承を利用して制約を追加

System Verilog では、継承をすることで、既存のクラス に対して機能の追加や変更を行えますが, 今回は継承した クラスで制約を追加してみます.

リスト1のクラス xy dat は制約がないものでしたが, そのクラスを継承し制約を持つクラス xy dat CA を作成し たのがリスト6です.一見すると制約しか記述していない ように見えますが, extends xy dat ということで, ク ラスxy dat の要素を継承して, さらにその制約を追加し ています.

そのxy\_datCAという新しいクラスでvmm\_atomic\_ gen を使う場合には, どうしたらよいでしょうか. 一つの やり方として,マクロにより'vmm atomic gen (xy datCA)を定義し使用する方法がありますが,

#### リスト5 矛盾する複数の制約を与えた例

CAとCBの制約を同時に成立させることはできない.しかし,制約をOFF することが可能なので、うまく活用すると効率良くシミュレーションを流す ことができる

```
class xy dat extends vmm data;
 rand logic[7:0] mX,mY;
 static vmm log log=new("XY dat", "class");
 function new();
   super.new(log);
 endfunction
 constraint CA { mX == mY; }
 constraint CB { mY > mX;}
endclass
 virtual task reset_dut();
    super.reset dut();
    xy gen.randomized obj.CA.constraint mode(0);
 endtask
```

xy datCA はxy dat から継承して作成したクラスなので 'vmm atomic gen(xy dat)によって作成された xy dat atomic genを活用します.

xy dat atomic genのクラスには,先ほども登場し たxy dat を指している変数 randomized obj がありま す.このrandomized objの指している先を新しいクラ スに変更すると、新しいクラスを用いてランダム生成をす ることができます. リスト6 に継承したクラスをランダム 生成に使用するための記述を示します.変更する際には vmm envのbuildの実行で,ランダム生成 xy dat atomic genの変数xy genのインスタンスを 作成し, そのxy gen.randomized objに新しい xy datCA のインスタンスを代入しています.これにより, このxy\_genはxy\_datCAのクラスとしてランダム生成を 行います.

このポイントは, randomized obj に代入できるのは xy dat もしくは継承したクラスだけということです.ク ラスの継承を使うことで変更や追加する差分だけ実装する だけよく、テストベンチの構成もほとんど再利用すること ができます.

#### ● 外部の制約を利用する

リスト7に示すように, System Verilog では制約の定義 をクラス定義の外で行えます.クラスの内部では,中身の ない制約(未定義の制約)CAとCBを定義して,クラス定義 の外に CA の制約を定義することができます.ここで重要 なポイントとしては,クラスの中では制約はCAとCBの二 つあると定義したにもかかわらず,実際のクラス定義の外

#### リスト6 継承を用いた制約の追加

クラスの継承を用いることで,最小限の変更で制約を変更できる.VMMの ランダム生成を使う場合には,randomized\_objを新しいクラスのインス タンスに置き換えるだけでその変更を利用できる。

```
class xy_datCA extends xy_dat;
 constraint CA { mX == mY;}
endclass
virtual function void build();
    xy datCA robj=new;
    super.build():
    g d chan=new("Gen drv channel", "u0");
    xy gen =new("u1",,g_d_chan);
    xy_gen.randomized_obj= robj;
    xy drv = new("u2",,g_d_chan);
 endfunction
```

ではCAの制約のみを定義していることです、この場合は、 CBの制約は実際にはないことと同じになります.

これにより,クラスを作成するときには,常に未定義の 制約を数個定義しておけば,後で制約を追加することが可 能になります.

VMM のルールにも制約に関するものがあります.

推奨4-86 "test constraintsX"という名まえの未定 義の constraint ブロックを宣言する.

chは, test constraints1, test constraints2 , …と複数個の未定義の制約を準備してお けば,クラスを作成する時点で制約があるなしにかかわら ず,後で制約を追加できるために推奨されています.その ため,この外部に制約を記述する方法を使うと,制約だけ を集めたファイルをクラスの定義とは別に作成できます.

この外部制約を別のファイルに記述するというやり方は、 制約変更の手間が少なく、管理もしやすい方法だと思いま す.**図**4のように,制約ごとに異なる制約のファイルを用 意しておけば,コンパイル時に切り替えることで,そのほ かの部分は変更なしに異なった制約のテスト・パターンを 生成できます.

#### リスト7 外部に制約を追加

SystemVerilogではクラスの中で制約 CA, CB があることだけを宣言し,外 部に制約を記述することができる.

```
class xy_dat extends vmm_data;
rand logic[7:0] mX.mY:
 static vmm_log log=new("XY_dat", "class");
 constraint CA;
 constraint CB;
endclass
constraint xy_dat::CA {mX==mY;}
```

### ランダム生成の活用術

ランダム生成だけで検証がすべて終わるなら,大変うれ しいのですが、ランダム生成だけでは検査したいテスト・ ケースをすべて網羅することが一般的には困難です.


#### ● ダイレクト・テストへの切り替え

ランダム生成でうまくいかない場合には,テストベンチ をダイレクト・テストに切り替えます.

ランダム生成を中心にテストベンチを組んだ場合,後か らダイレクト・テストに切り替えることは, テストベンチ を変更しなければならず,大変な労力が必要になるように 感じます. しかし, VMMでは, ランダム生成のテストベ ンチが出来上がっていると, その枠組みでダイレクト・テ ストのテストベンチとして使用できます.

図5に示すようにvmm atomic genでランダム生成を 行う環境(xy dat atomic gen)を構築しておくと, inject というメソッドがあらかじめ組み込まれています. vmm atomic genでは,ランダム生成を行い,その結果 をチャネルに出力するのですが, inject を使うと横から データをチャネルに投げることができます.このため,ダ イレクト・テストを行いたい場合,データ値を検証者が設 定し, inject を呼び出します.こうすることで,検証者 が指定した値をチャネルに投げられます.

リスト8 に inject を使った例を示します.vmm atomic genによって作成したランダム生成のクラス xy dat atomic genの持つinjectを用いてチャネル に投げている記述です.injectの引き数としては,



#### 図4 外部に記述した制約を別ファイルに

特に,外部に記述した制約を別ファイルにしておけば,ファイ ルを入れ替えることで制約を変更できる.




図5 ランダム生成とダイレクト生成

VMM のランダム生成 atomic gen は,ランダム生成を行う仕組みに加えて,ダイレク ト・テストを行うための環境が組み込まれている.

#### リスト8 ダイレクト生成

xy dat atomic genのinjectを利用することで、任意の値をチャネルに出力できる、テストベンチの起動時に、ランダム生成を起動せずに、タスク direct を呼ぶとダイレクト・テストを行うことになる.

```
task direct(xy_dat_atomic_gen p);
 bit drop;
  xy_dat dat=new;
  for(i=0; i<20; i++) begin</pre>
    dat.mX =i:
    dat mV -i +1.
   p.inject( dat,drop );
  end
endtask
```

(a) inject の利用

```
direct(xy_gen);
endtask
```

(b) ダイレクト・テスト実行

xy\_gen.start\_xactor();

#### リスト9 コールバック・クラスの作成

vmm\_atomic\_genでランダム生成を作成す ると,自動的にコールバック・クラスが用意 される.そのクラスを継承して,必要な機能 を実現できる.

```
class my_xy_dat_atomic_gen_callbacks extends xy_dat_atomic_gen_callbacks;
 virtual task post_inst_gen(xy_dat_atomic_gen gen, xy_dat data, ref bit drop);
   string strX, strY, str;
   strX itoa(data mX) .
   strY.itoa(data.mY);
   str = {"(", strX, ", ", strY , ")"};
   'vmm_note(data.log, str);
 endtask
endclass
```

virtual task start():

super.start(); xy\_drv.start\_xactor();

xy dat のmXとmYの値を指定することで,その値をチャ ネルに投げることになります.

この inject を使うときには,ランダム生成 xy dat atomic genは停止していることが望ましいので, vmm envの実行シーケンスのスタート時に, start xactor を実行せずにコメント・アウトし, その代わりに, ユーザ・タスクである direct を呼び出してダイレクト・ テストを実行しています.

#### ● ランダム生成後に任意の処理を行う

VMM のランダム生成を使ったときに,いくつか不満が あります. 例えば, ランダム生成の結果を出力したい場合 などに,受信側(チャネルの受け側)でしか確認できませ ん.しかし,ランダム生成したときに値をログに出力した い場合や、データの値を変更したい場合などは、どのよう にしたらよいでしょうか. そのために, コールバックとい う手法が利用できることになっています.

vmm atomic genから作成したxy dat atomic genには, xy dat atomic gen callbacks というコ ールバック用のクラスが自動的に用意されています. その クラスでは, post inst gen という virtual なタスク が用意されています.このクラスを継承して,新しい post inst gen というタスクを定義(関数のオーバライ ド)し,そのコールバック用のクラスを追加することで,ラ

#### リスト10 コールバック・クラスの組み込み

コールバック・クラスを組み込むには、ランダム生成をインスタンスした時 に , コールバック・クラスもインスタンスし , append\_callback で追加 する.

```
class xy_env extends vmm_env;
xy_dat_channel
                 g d chan;
 xy_dat_atomic_gen xy_gen;
xy_drive20
                  xy_drv;
my_xy_dat_atomic_gen_callbacks xy_atm_clb;
virtual function void build();
   super.build()
   g_d_chan=new("Gen_drv_channel","u0");
   xy_gen =new("u1",,g_d_chan);
   xy_atm_clb = new;
   xy gen.append callback(xy atm clb);
   xy drv = new("u2",,g d chan);
 endfunction
```

ンダム生成後に任意の処理を行えます.

**リスト**9に示すのが,コールバック用のクラスを継承し て新しいクラスを作成したものです.post\_inst\_genで は第2引き数でデータが渡されることになっており、この 例ではデータの値を vmm note を用いてメッセージに出力 しています.コールバック用のクラスは定義しただけでは 組み込まれませんので, vmm env(を継承したクラス)で 実際に組み込む必要があります.

**リスト**10で,コールバック用のクラスを実際にxy dat atomic genの変数xy genに組み込んでいます. 組み込むときには, コールバック用のクラスをインスタン スし, そのインスタンスを xy gen に append

callbacks するという方法を採ります、また、コールバッ クは複数追加することができるので、コールバックを利用す ることで, さまざまな処理を追加できます.

ここでのポイントは,このコールバックはvmm envの レベルで追加できることです. VMM では多くの機能追加・ 変更は vmm env のレベルで行います.これにより,テス トベンチのほとんどの部分を変更しなくてよいという特徴 があります.

#### ● ランダム生成を制御する

ランダム生成では,デフォルトでは無限個のデータをラ ンダム生成しようとします.しかし実際には,データをい くつ流すかを指定するケースが多くなります.そのため, vmm atomic genでは, stop after n insts という 変数を持っています. stop after n insts に生成した いランダム生成の数を指定すると,指定した数だけランダ ム生成して停止します.

このようにランダム生成ひとつとっても、ランダム生成 のON/OFF,制約のON/OFF,制約の書き方,コールバ ックなどがあります. ぜひ, VMM を読んで, その中に書 かれた内容を理解し、日ごろの業務に適用していただけれ ばと思います.

#### 参考・引用\*文献

(1) Janic Bergeron, Eduard Cerny, Alan Hunter, Andrew Nightingale 著, STARC, ARM, Synopsys 監訳; ベリフィケーション・ メソドロジ・マニュアル, CQ出版社, 2006年4月

あかぼし ひろき (株)ソリューション・デザイン・ラボラトリ

#### <筆者プロフィール>

赤星博輝.ハードウェアの検証とソフトウェアのテストの融合が 現在のテーマです、ハードウェアでは Verification Methodology Manual とSystem Verilog を推進し,ソフトウェアではRTOS を中心に活動中です.

Design Wave Advance

好評発売中



SystemVerilogでLSI機能検証プロセスを徹底改善

### **フィケーション・メソドロジ・マニュアル**

Janick Bergeron, Eduard Cerny, Alan Hunter, Andrew Nightingale 著 STARC(半導体理工学研究センター), ARM, Synopsys 監訳 B5変型判 456ページ 定価 3,990円(税込) ISBN 4-7898-3615-0

本書は,ディジタルLSI 開発の機能検証に関する指針をまとめたノウハウ集です.検証計画やテストベンチ,アサーション, カバレッジ,システム・レベル検証の具体的なルールや推奨事項について解説しています.

原題: Verification Methodology Manual for SystemVerilog.

Design Wave Advance

好評発売中



システム・レベル・モデリングからビヘイビア合成まで

## SystemCを使ったハードウェア設計

桜井 至 著 B5変型判 176ページ 定価 3,570円(税込) ISBN4-7898-3616-9

本書は, SoC( System on a Chip )や大規模 ASIC( Application Specific Integrated Circuit )の開発を効率化する切り札とし て注目が集まっているSystemC言語に関する解説書です、C/C++言語ベースのLSI設計の概念やLSI設計で利用される SystemC 構文を解説し, さらに SystemC の記述例を多数収録しています. また, 開発プロジェクトへの適用例が増えている ビヘイビア合成(高位合成)ツールの利用を意識した記述を紹介しています.

Design Wave Advance

好評発売中



四則演算、初等超越関数、浮動小数点演算の作りかた

### ィジタル数値演算回路の実用設計

画像処理や音声処理,暗号処理などには欠かせない数値演算回路設計についての解説書です.本書では数値演算回路として, 加減算回路,乗算回路,除算回路,浮動小数点演算回路,初等超越関数を取り上げます.また,応用回路としてディジタル・ ビデオ・エフェクトのアドレス生成回路の設計方法を紹介します、本書はあくまでも実用回路の製作に主眼を置いています。 そのため,具体的な回路例(ソース・コード)を示しながら,数値演算を実際の回路に落とし込む過程を理解できるように説 明しています.また,製品の差異化の重要な要素となる高速化や小型化を図るため,さまざまな視点でのアプローチを紹介し ます.

〒 170-8461 東京都豊島区巣鴨 1-14-2 販売部 🕿 (03)5395-2141 振替 00100-7-10665 CQ出版社